Inversor Monofásico NPC ZVS PWM

Ensino Pesquisa Extensão

Nome Oficial do Projeto: Inversor Monofásico NPC ZVS PWM

Participantes: Marcelo Mezaroba, Eduardo Barreto e Dênis Silva Oliveira.

Início: 2010/1
Término: 2011/2

 

Descrição:

O projeto Inversor Monofásico NPC ZVS PWM é uma ação desenvolvida no Laboratório de Eletrônica de Potência (LEPO), que está inserido no Núcleo de Processamento de Energia Elétrica (nPEE) e conta com a orientação do professor Dr. Marcello Mezaroba e participação do mestrando Eduardo M. Barreto e Dênis Silva Oliveira, membro do grupo PET Engenharia Elétrica da UDESC.

É objetivo da ação desenvolver um inversor monofásico de alta tensão NPC (Neutral Point Clamped) ZVS (Zero Voltage Switching) com grampeamento ativo, que utiliza apenas duas chaves auxiliares.

Neste trabalho serão analisadas as comutações sob tensão nulas em um inversor monofásico multiníveis através de técnicas de grampeamento ativo, utilizando a energia da recuperação reversa de diodos para melhorar a eficiência da estrutura.

O projeto conta com a utilização de um FPGA como controlador do inversor. O que caracteriza uma inovação nos trabalhos realizados no nPEE, pois os protótipos desenvolvidos no núcleo sempre foram controlados com microcontroladores DSPs.

No primeiro semestre de 2010, a tecnologia proposta neste projeto foi estudada pelo integrante do PET, Dênis Silva Oliveira. Além disto, este acadêmico auxiliou o mestrando na construção do projeto PCB da placa de potência, após realizada a especificação dos componetes pelo mestrando de todos os componentes necessários para a construção da mesma. Ainda neste semestre, o mestrando projetou e construiu a placa de condicinamentos de sinais que realiza a interface entre a placa do controlador FPGA e a placa de potência do protótipo, concebendo assim o protótipo do projeto e possibilitando assim o início dos ensaios e a certificação da tecnologia ZVS.

No segundo semestre de 2010, estudou-se o comportamento do protótipo contruído em diferentes condições de carga, modulação e referência. Algumas alterações no projeto inicial foram realizadas com intuito de atender às específicações definidas inicialmente no projeto (comutação ZVS, tensão no barramento de entrada de 900 volts). Neste mesmo semestre, iniciou-se um estudo de uma ferramenta que implementa blocos de controle do programa Simulink em projetos de FPGAs. A ferramenta chama-se DSPBuilder, e é um aplicativo da ferramenta de desenvolvimento Quartus II, o software utilizado para desenvolvimento de programas para FPGAs. Tal estudo tem o objetivo de implementação da estratégia de controle digital no FPGA.

Programa-se para o início do primeiro semestre de 2011, a realização da documentação dos resultados alcançados com o protótipo. Para isto, o integrante do PET envolvido no projeto, Dênis Silva Oliveira, desenvolveu em janeiro de 2011, um programa no software MATLAB que lê documentos gerados por osciloscópio (gravados via rede ethernet) e cria documentos de imagens referênte as formas de onda desejadas. Em outras palavras, o programa cria replicas das imagens exibidas na tela do osciloscópio. As imagens geradas pelo programa serão utilizadas na tese do mestrando Eduardo Barreto.

Ainda no primeiro semestre de 2011, programa-se a implementação da estratégia de controle para condicionamento da forma de onda da saída do inversor.

A atividade apresenta certo aspecto de ensino. O mestrando envolvido no projeto auxilia os alunos da graduação na monitoria das disciplinas de Eletrônica de Potência.

Referências Bibliográficas:

[1] MEZAROBA M., MARTINS D. C., Barbi I., A ZVS PWM Half-Bridge Voltage Source Inverter With Active Clamping. IEEE Transactions on Industrial Electronics, Vol. 54, NO. 5, Out. 2007.

[2] TIAN-YUAN TAN, KE JIANG, QI-RONG JIANG, GANG LI, YU-XIANG LAI, An Improved McMurry Snubber for Three-Level NPC IGBT Converter. IEEE, The 8th International Power Engineering Conference. 2007.

[3] MEZAROBA M., DOMINI J. C, Conversor Auxiliar com Comutação ZVS Aplicado ao Snubber de Undeland Regenerativo. Eletrônica de Potência, Vol. 13, NO. 2, Maio. 2008.

[4] DEEPAKRAJ M. DIVAN, Member, IEEE., The Resonant DC Link Converter – A New Concept in Static Power. IEEE Transactions on Industry Applications, Vol. 25, NO. 2, March/ April. 1989.

[5] Xiaoming Yuan, Member, IEEE, Gunthard Orglmeister, Student Member, IEEE, and Ivo Barbi, Senior Member, IEEEDEEPAKRAJ M. DIVAN, Member, IEEE., ARCPI – Resonant Snubber for The Neutral-Point-Clamped. IEEE Transactions on Industry Applications, Vol. 36, NO. 2, March/ April. 2000.

[6] WALLACE I., BENDRE A., VENKATARAMANAN G., The Neutral Point Clamped Resonant DC Link Converter – A new three level soft switched topology. IEEE 2005.

[6] Novaes Y. R. Estudo de Um Snubber Para o Conversor de Três Níveis com Neutro Grampeado. Tese de Mestrado, Universidade Federal de Santa Catarina, Dez. 2000.

[7] Yazdani A. The Application of Three-level NPC Converter to WES. University of Toronto, Fev. 2004. Disponível em:

http://www.ele.utoronto.ca/gradunion/files/amir_symposium.ppt

[8]   In DONG KiM, eui-cheol nho, bimal k bose. A New snubber circuit for Multilevel Inverter Converter.. IEEE – 1998

[9] GRIGOLLETO F., PINHEIRO H., Método de Modulação PWM Para Equilíbrio das Tensões dos Capacitores do Barramento CC em Conversores Multiníveis com Diodos de Grampeamento. Eletrônica de Potência, Vol. 14, NO. 2, Maio. 2009.

[10]   PERES, A.; Projeto de Tese de Doutorado. INEP/UFSC – Dezembro de 1998.

Leave a Reply